Descripción
- Voltaje de alimentación (VDD): de 3 V a 15 V, compatible con una gran variedad de sistemas lógicos.
- Bajo consumo de energía gracias a la tecnología CMOS.
- Alta impedancia de entrada, lo que reduce el efecto sobre otras etapas del circuito.
- Salidas Q y Q̅ disponibles para cada flip-flop.
- Entradas asíncronas de Set y Reset: permiten forzar el estado del flip-flop sin depender del reloj.
